- 本論文は、組込みAIにおけるworld modelベースのplanningを対象としたハードウェア・アルゴリズム協調設計の研究。
- ロボットが行動候補の結果を圧縮latent space上で予測するworld model（学習済みsimulator）を、電力・熱予算の厳しいオンボード環境で実行することを狙う。
- 提案するWorld Model Planning Accelerator (WMPA)は、embedded world model planning向けのチップアーキテクチャ。
- 情報理論とBoolean circuit complexityから、latent state transitionに必要な演算量とCMOS dynamic energyの下限を導出する。
- DreamerV3-styleのRecurrent State Space Model (RSSM)をprofilingし、実ハードウェアと理論下限のギャップを定量化する。
2. 先行研究と比べてどこがすごい？
- 従来の組込みAIは主にperceptionを対象としてきたが、本論文はprediction（world model planning）へと対象を拡張している。
- world modelの各予測ステップが本質的に必要とするenergyと、実ハードウェアがそれからどれだけ離れているかをcharacterizeした点が新しい。
- 情報理論とBoolean circuit complexityに基づく演算量・CMOS dynamic energyの下限導出を提示している。
- DreamerV3-style RSSMのprofilingにより、rollout演算がすべてmemory-bandwidth boundであること、GPUがCMOS energy floorの少なくとも5.9×10^10倍を消費することを示す。
- 非効率性をthermal問題としても捉え、transient 3D thermal simulationで持続的planningがmillimeter-scale silicon tileを556 Kまで加熱することを示す。
3. 技術・手法の肝は？
- 情報理論とBoolean circuit complexityからlatent state transitionの演算量とCMOS dynamic energyの下限を導出する理論的枠組み。
- DreamerV3-style Recurrent State Space Model (RSSM)のprofilingにより、rollout演算のmemory-bandwidth bound性を特定。
- その解析に基づきWMPAを提案。構成要素は以下。
- near-memory computation
- real-time entropy estimation
- variable-precision rollout units
- copy-on-write latent scratchpads
- 設計目標として40x lower powerを掲げる。
Embedded AI is moving from perception to prediction. Robots now use world models$\unicode{x2014}$learned simulators that predict the outcome of candidate actions in a compressed latent space before any is executed. Every predicted step must be computed on board within a tight power and thermal budget, yet the energy these steps fundamentally require, and how far real hardware sits from it, have not been characterized. We derive lower bounds on the arithmetic operations and the CMOS dynamic energy of a latent state transition from information theory and Boolean circuit complexity. Profiling a DreamerV3-style Recurrent State Space Model (RSSM) shows that every rollout operation is memory-bandwidth bound and that a GPU consumes at least $5.9\times10^{10}$ times the CMOS energy floor. Transient 3D thermal simulations show that this inefficiency is also a thermal one, since sustained back-to-back planning heats a millimeter-scale silicon tile to 556 K even behind an ideal copper heat spreader. Guided by this chain from bound to bottleneck, we propose the World Model Planning Accelerator (WMPA), a chip architecture for embedded world model planning that combines near-memory computation, real-time entropy estimation, variable-precision rollout units, and copy-on-write latent scratchpads. With a design target of 40x lower power, the same tile stays near ambient at 306 K in simulation, pointing toward practical planning on thermally constrained robots.