GPUとHBMの進化はいつまで続くのか？ — ムーアの法則・デナード則の限界と2026〜2030年ロードマップ（Rubin・Feynman・3D DRAM）

結論から言えば、GPUとHBMの性能進化は少なくとも2028〜2029年までは明確に続く見通しである^[1,2]。しかし、かつてのように「半導体の回路を微細化して小さくすれば、自然に安く・速く・省電力になる」という時代は終わりつつある^[2,3]。2026年10月時点の技術ロードマップと学術研究を正しく読み解くうえで重要なのは、①GPU・HBMの絶対性能（まだ大きな進化余地がある）、②半導体の微細化（明確に鈍化している）、③性能当たりの価格・電力（改善は続くがかつてほど簡単ではない）という3つの軸を厳密に区別することだ。本稿では、NVIDIAのH100からRubin（最大帯域22 TB/s）・Rubin Ultra・Feynmanに至る2026〜2029年ロードマップ^[1]、TSMC N2→A14の実数値とデナード・スケーリングの限界^[2,3]、2028年の超大型CoWoS（演算チップ約10個＋HBM 20スタック）と3D DRAM研究^[2,4]、2027年HBM平均価格+121%予測とデータセンター電力950 TWh予測^[5,6]、そしてEpoch AIが示した「ハード単価が上がってもAI計算コストが下がる逆説」^[7]までを統合的に検証する。

1. GPUとHBMは実際、どのくらい進化しているのか？ — H100からRubin・Feynmanまで#

まず、NVIDIAのAI向けGPUにおけるメモリ容量と最大HBM帯域幅の推移を公式仕様（Rubinは2026年7月公表の技術仕様最大値であり実効速度ではない）で比較する^[1]。

さらにその先を見ても、2027年のRubin Ultra＋HBM4E（計画）、2028年のFeynman＋次世代メモリ（計画）、2029年のTSMC A13・A12量産予定（裏面電源供給や3D実装の改善）など、2028〜2029年までの開発は単なる構想ではなく具体的な設計・実装・メモリ技術として進行している^[1,2]。しかし、その進化を「ムーアの法則」が従来通り支えているかと言えば、答えは明確にノーである。

2. ムーアの法則は今後も続くのか？ — TSMC N2→A14の実態と3つの法則の区別#

ムーアの法則（Moore's Law）とは、Intel共同創業者のゴードン・ムーアが1965年に提唱し1975年に修正した「集積回路に搭載できるトランジスタの数が約2年ごとに2倍になる」という経験則（物理法則ではなく過去の進歩から導いた予測）である^[3]。

しかし、最先端ファウンドリであるTSMCのN2（2nm世代）からA14（1.4nm世代）への移行計画を見ると、従来の「2年で密度2倍（+100%）」というペースからは明確に外れていることが分かる^[2]。

2-1. 「ムーアの法則」「デナード・スケーリング」「AIスケーリング則」を混同してはいけない

ここで極めて重要なのが、DRAM発明者でもあるロバート・デナードが提唱した「デナード・スケーリング（Dennard Scaling）」である。これは「トランジスタを微細化する際、電圧も比例して下げることで、単位面積あたりの消費電力を一定に保ったまま動作速度を上げられる」という法則だったが、2005年前後にリーク電流や閾値電圧の物理限界によって電圧を下げ続けることが困難となり、実質的に破綻した^[3]。

3. では、なぜGPUとHBMは進化を続けられるのか？ — 大型CoWoSと「3D DRAM」#

3-1. GPU：1枚のチップから「約10個の演算チップ＋20スタックのHBM」を統合した巨大システムへ

単一チップの微細化が鈍化してもGPUが進化できる理由は、チップレット（複数の半導体ダイを組み合わせる方式）、3D積層、先端パッケージング、GPU間通信の高速化という「微細化以外の改善余地」が大きいためである。実際、TSMCは2028年に、最大約10個の大型演算チップと20スタックのHBMを1つのパッケージ上に一体化できる超大型CoWoSパッケージを生産する計画を公表している^[2]。GPUという製品そのものが、「1枚の半導体チップ」から「複数の半導体を高密度統合した超並列システム」へと変貌しているのである。

3-2. HBM：帯域幅は2倍超でも容量は別問題 — そして「3D DRAM」への構造改革

一方、HBMには重要な非対称性がある。MicronのHBM4（12層品）を見ると、転送帯域幅は前世代HBM3Eの2倍を超える2.8 TB/s超に達する一方、12層品の容量自体は36 GBでHBM3Eの12層品と同じである^[4]。つまり、インターフェース幅を広げて帯域幅を2倍にしても、保存できるデータ容量が自動的に2倍になるわけではない。

今後容量を伸ばすには16層以上の積層やセルの高密度化が不可欠だが、2次元DRAMの微細化も物理限界に近づいている。そこで2026年10月に学術誌『Nature Reviews Electrical Engineering』で公表されたレビュー論文でも注目されているのが、完成したDRAMチップを重ねるHBMとは異なり、DRAMチップ内部の記憶セル構造そのものを立体化する「3D DRAM」の研究である^[4]。

4. 高止まりを招き得る「4つの壁」と、2027年HBM価格「+121%」の衝撃#

技術ロードマップが存在しても、実際の導入ペースが減速・高止まりするリスクは4つの物理的・経済的な壁に集約される^[5,6]。

4-1. 性能向上と価格高騰の同時進行：2027年HBM平均販売価格は前年比+121%予測

経済性の壁を象徴するのが、2026年9月29日にTrendForceが発表した「2027年のHBM平均販売価格（ASP）が前年比121%上昇する」という予測である（2026年＝100とすると2027年予測＝221。高価格な次世代品への構成移行を含む平均価格予測であり、同一型番が一律2.21倍になるという意味ではない）^[6]。

さらに、HBMの供給不足やコスト急騰を受け、GPUメーカーが次世代製品のHBM積層数を12層から8層に減らす案まで検討していると報告されている。技術的にはメモリを増やせるのに、価格と供給の制約によって製品仕様を抑えざるを得ない兆候である。またSK hynixも2026年10月28日の決算発表で、メモリの需要超過が2030年まで続くとの見通しを示している（※メーカー側の見通しであり将来の需給が保証されたわけではない）^[6]。

5. 逆説：GPUやHBMの単価が上がっても、AIの計算コスト自体は下がっている#

ここが最も見落とされやすい逆説である。半導体チップ1個あたりの販売価格が上がっていても、「演算性能あたりのコスト」および「一定のAI性能を達成するコスト」は低下を続けている^[7]。

6. 2030年以降の展望と、フィジカルAI・ロボット開発における最終結論#

以上の一次データを踏まえると、2030年に向けた6つの主要指標の方向性は以下のように整理できる。